module cnt32(input clk,（）output reg[31:0] q);always @(posedge clk)q = q 1'b1;endmodule上述hdl程序是用什么语言写的？ -www.尊龙凯时888

module cnt32(input clk,（）output reg[31:0] q);always @(posedge clk)q = q 1'b1;endmodule上述hdl程序是用什么语言写的？
a.c b.javac.verilogd.vhdl正确答案：verilog