语句 -www.尊龙凯时888

若底层的模块语句和参数表述为module sub ；(parameter s1=5, parameter s2=8, parameter s3=1)(a,b,c);在上层的例化语句中的表述为sub ；(.s1(7), .s2(3), .s3(9))u1(.a(ap), .b(bp), .c(cp)); 则例化后，s2给定的值为： a.8b.3c.9d.7正确答案：3

语句 -www.尊龙凯时888

顺序结构程序中有些语句可以被多次执行。

语句“print55*5”的输出结果是（）

不完整的条件语句的描述，是verilog描述时序电路的途径之一。

y1 = a^d;y2 = ；6　a　e | c;这两句语句的执行过程是，在第一条语句“y1 = a^d;”被执行后，要延时6个时间单位才能执行第二条语句。

module andd(a,b,q);　output q; input a,b;　reg q;　always @(a,b)if(a==0)begin if(b==0)q=0;　end　else　q=1;endmodule其中，else　 q=1;与哪句语句对应：

module andd(a,b,q);　output q ;　input a,b;　 reg q;　always @(a,b)if(a==0)if(b==0)q=0;　else　 q=1;endmodule其中，else　 q=1;与哪句语句对应：

beginy1 = ；5 a^b;y2 = ；4 a|b;y3 = ；8 ab;end以上语句共耗时多少个时间单位：

在always过程语句中，若定义某变量为异步低电平敏感信号，则在if条件语句中应该对敏感信号表中的信号有匹配的表述

在过程语句always@引导的顺序语句中, 被赋值信号不一定是reg型变量

assign引导的连续赋值语句属于并行赋值语句吗

下列哪些是verilog中的循环语句关键词：

若底层的模块语句和参数表述为module sub ；(parameter s1=5, parameter s2=8, parameter s3=1)(a,b,c);在上层的例化语句中的表述为sub ；(.s1(7), .s2(3), .s3(9))u1(.a(ap), .b(bp), .c(cp)); 则例化后，s2给定的值为：